Partial English Translation of LAID OPEN unexamined JAPANESE PATENT APPLICATION Publication No. 63-45918

Page 95, column (1), line 3 to column (2), line 11

- 2. Scope of Claim
- 1. A reference voltage circuit comprising:

a first integration circuit having a first switch, a second switch and a first capacitor of which respective one ends are commonly connected, a third switch and a second capacitor of which respective one ends are commonly connected and which are connected to the other end of the first capacitor and an inverted input terminal of an operational amplifier, a fourth switch and a fifth switch of which respective one ends are commonly connected and are connected to the other end of the second capacitor, wherein the other ends of the second switch and the fourth switch and a noninversion input terminal of the operational amplifier are grounded, opening and closing of the first switch, the third switch and the fourth switch are controlled by respective synchronous clocks, opening and closing of the second switch and the fifth switch are controlled by respective clocks each having a reverse phase of the first switch, the third switch and the fourth switch, and the other end of the first switch is used as an input terminal, the other ends of the third switch and the fifth switch and an output terminal of the operational amplifier are commonly connected to be used as an output terminal; and

a second integration circuit which has the same structure as that of the first integration circuit except that control clocks for switches corresponding to the first switch and the second

switch of the first integration circuit have a reverse phase to that of the control clocks for the first switch and the second switch, and which has the input terminal commonly with the first integration circuit,

wherein reference voltages of which absolutes value are equal to each other and which have different polarities form each other are taken out from the respective output terminals of the first integration circuit and second integration circuit.

Page 96, upper right column, line 5 to lower left column, line 4 from the bottom

The present invention has its object of providing a reference voltage circuit in which an absolute gain of an output of an A/D converter or a D/A converter has no error and asymmetrical distortion is caused between positive and negative values in case using the A/D converter or the D/A converter as a reference voltage circuit.

[Means of Solving the Problems]

The reference voltage circuit of the present invention comprises: a first integration circuit having a first switch (3), a second switch (4) and a first capacitor (5) of which respective one ends are commonly connected, a third switch (7) and a second capacitor (6) of which respective one ends are commonly connected and which are connected to the other end of the first capacitor and an inverted input terminal of an operational amplifier (10), a fourth switch (8) and a fifth switch (9) of which respective one ends are commonly connected and are connected to the other end of the second capacitor, wherein the other ends of the second switch and the fourth switch and a non-inversion input terminal of the

operational amplifier are grounded, opening and closing of the first switch, the third switch and the fourth switch are controlled by respective synchronous clocks, opening and closing of the second switch and the fifth switch are controlled by respective clocks each having a reverse phase of the first switch, the third switch and the fourth switch, and the other end of the first switch is used as an input terminal, the other ends of the third switch and the fifth switch and an output terminal of the operational amplifier are commonly connected to be used as an output terminal; and a second integration circuit which has the same structure as that of the first integration circuit except that control clocks for switches corresponding to the first switch and the second switch of the first integration circuit have a reverse phase to that of the control clocks for the first switch and the second switch, and which has the input terminal commonly with the first integration circuit, wherein reference voltages of which absolutes value are equal to each other and which have different polarities form each other are taken out from the respective output terminals of the first integration circuit and second integration circuit.

⑩日本国特許庁(JP)

⑩特許出頭公開

四公開特許公報(A)

昭63-45918

@Int.Cl.4

識別記号

庁内整理番号

母公開 昭和63年(1988)2月26日

H 03 M 1/34

6832-5J C-6832-5J

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 基準電圧回路

②特 頭 昭61-187902

① 発明者 <u>真壁</u> 隆芳

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 顋 人 日本電気株式会社

東京都港区芝5丁目33番1号

砂代 理 人 弁理士 芦田 坦 外2名

明 細 會

1. 発明の名称

苏格尼田弗生回路

2. 特許請求の範囲

1. 一端が共通接続された第1のスイッチが接続された第1のタと、通知第1のタと、強いのキャイシタの他第1のタと、強いのでは、カースをは、カー

ッチの他盤及び前記演算増幅器の出力端子を共通接続して出力端子とする第1の積分回路とにおままの度分回路があるスイッチの制御クロックの位相が放出及びままのでは、前記第1の積分回路と同一の回路であり、入力端子を前記第1の積分回路とはであり、入力端子を前記第1の積分回路とになる。前記第1及び、する第2の積分回路と、を備え、前記第1及び、であり、入力端子を前記第1の積分回路とはである。他対値はする基準電圧を取り出するとを特徴とする基準電圧回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、 A/D 変換器や D/A 変換器に必要な基準 電圧を発生する基準電圧回路に関し、特に、正負 両偏性の基準電圧を発生する基準電圧回路に関す る。

〔従来の技術〕

従来,との種の若準に圧回路としては,第3図

に示すよりな回路がある。本回路は、結構電圧発生の1から若単電圧 V_{ref} を発生し、これを緩衝増幅器19に入力し、絶対値は等しいが互いに低性の異なる2つの落単電圧 V_{ref} (H)及び V_{ref} (C) をそれぞれ出力端子11及び20から収り出し、これらを A/D 変換器(又は D/A 変換器)21に供給する回路である。

演算 増報 器 は 通常 オフセット 電圧 を 持って かり、特に 本 回路 を 収積 化 した 場 合 に は 、 この オフセット 化 圧 は 演算 増報 器 に より 、 我 な り 、 数 mV か ら 数 1 0 mV の 範 聞 に 1 0

$$\begin{cases} v_{ref}^{(i)} = v_{ref} + v_{ost} \\ v_{ref}^{(i)} = -v_{ref} + 2v_{ost} \end{cases}$$
(1)

と終わされ、2つの基準電圧が所望の電圧値に対 して以差を持ち、更に正負の基準電圧にも非対称 性が生ずることになる。

(3)

子は接地され、前配第1、第3及び第4のスイッ ヶはそれぞれ同相のクロックでその開閉を制御さ れ、前記部2及び第5のスイッチはそれぞれ前配 第1,第3及び第4のスイッチとは逆相のクロッ クでその開閉を制御され、前配第1のスイッチの 他端を入力端子とし、前記第3及び第5のスイッ チの他端及び前記演算増幅器の出力端子を共通接 続して出力端子とする第1の積分回路と; 該第1 の積分回路の第1及び第2のスイッチに相当する スイッチの制御クロックの位相が該第1及び第2 のスイッチの制御クロックとは逆相になることを 除けば,前紀第1の積分回路と同一の回路構成で あり,入力端子を前記第1の積分回路と共有する 第2の積分回路と、を備え、前記第1及び第2の 積分回路の出力端子から絶対値は等しく。極性が 互いに異なる基準電圧を取り出すことを特徴とす ろ。

〔灾施例〕

次に,本発明について図面を参照して説明する。 第1図は本発明の一変施例を示す図である。 [発明が解決しようとする問題点]

したがって、本同路の場合、上述の理由により、 A/D 変換為又は D/A 変換器の出力の絶対利得が誤 港を持ち、正負の非対称面を持つという欠点がある。

本発明の目的は、A/D 変換器又は D/A 変換器の 若確低圧回路として使用した場合に、前記 A/D 変 換器又は D/A 変換器の出力の絶対利初が顕著を持 たず、正負の非対称面も生じない若確低圧回応を 提供することにある。

〔問題点を解決するための手段〕

本発明の基準電圧回路は、一端が共通接続された第1のスイッチ(3)。第2のスイッチ(4)及び第1のキャパシタ(5)と、一端が共通接続されて放第1のキャパシタの他端及び演算増幅器(1 0)の反転入力端子に接続された第3のスイッチ(7)及び第2のキャパシタ(6)と、一端が共通接続されて放第2のキャパシタの他端に接続された第4及び第5のスイッチ(8及び9)とを有し、前記第2及び第4のスイッチの他端及び前記演算増幅器の非反転入力端

(4)

本回路において、1及び21は第3図の回路と 同様に、それぞれ基準電圧 V_{ref}を発生する基準電 圧発生源及び A/D 変換器又は D/A 変換器である。

また、3、7及び8は同一の位相を持つクロックが、によってその開閉を制御されるスイッチであり、4及び9はが、とは遊の位相を持つクロックが2によりその開閉を制御されるスイッチである。 更に5及び6は同一の容量値Cを持つキャパシタであり、10は演算増幅器である。以上のスイッチ・キャパシタ及び演算増幅器により、11を出力端子とする正相積分器が構成される。

また・同様にスイッチ12、13、16及び 18、同一の容量値Cを持つキャルシタ・及び資 算増幅器19により、20を出力端子とする積分 器が構成される。但し、本積分器はスイッチ12 及び13の制御クロックの位相がそれぞれスイッ ナ3及び4の位相とは逆相となっているため、逆 相積分器として動作する。

これら、2つの積分器は、A/D 変換器または D/A 変換器 2 1 に供給される例えば同期クロック

(5)

より作られる制御クロック ø1 及び ø2 を用いて、A/D 変換器または D/A 変換器が基準低圧供給を必要としない期間(例えばリセット期間)に演算増塩器のオフセット 電圧 Vos1 及び Vos2 をキャパシタ5、6、1 4 及び1 5 にサンプリングすることによりオフセットをキャンセルする機能を有することを特徴とする。

以下,本機能の原理を説明する。

第 2 図は,制御クロック ϕ_1 及び ϕ_2 ,両積分器 の出力 電圧 $V_{ref}^{(t)}$ 及び $V_{ref}^{(t)}$ の 彼形を示す 図 である。

ここでも、が High の期間すなわちゃ、により制即される各スイッチが閉じている期間がオフセットサンプリングモードであり。 チ、が Low の期間が 積分モードである。

まず正相積分器において、オフセットサンプリングモード時キャパシタ5及び6に審積される低荷を演算増報器 I 0 の反転入力増予側を基準にしてそれぞれ Q1 及び Q2 と表わすと、

(7)

$$Q_{1}' = C \left(V_{ref} - V_{os2} \right) \qquad \text{ad}$$

$$Q_2' = C (V_{ref}^{(i)} - V_{og2})$$

したがって、電荷保存則より、

$$V_{ref}^{(+)} = -V_{ref} \qquad 02$$

となり。オフセットをキャンセルした負極性基準 電圧 -V_{ref} が得られる。

(7) 式及び四式より明らかなように、正負基準電 圧は所望の電圧値に対し調差を持たず。また正負 の非対称性も持たない。

〔発明の効果〕

以上説明したように本発明の基準電圧回路は、 正相及び逆相積分器に同一のオフセットキャンセル機能を持たせることにより、A/D 変換器また D/A 変換器に使用した場合、A/D 変換器または D/A 変換器の出力の絶対利得が誤差を持たず正負 の非対称面も生じないという効果がある。

4.図面の簡単な説明

第1図は本発明の一実施例を示す図。第2図は 第1図の回路の各部放形を示す図。第3図は従来

$$Q_1 = C (V_{ref} - V_{os1})$$
 (2)

$$Q_2 = C \left(-V_{osi} \right) \tag{3}$$

となる。同様に積分モード時のキャイシタ5及び 6 に蓄積される電荷をそれぞれ Q1 及び Q2 とする と。

$$Q_{1}' = C (-V_{081})$$
 (4)

$$Q_{2}' = C \left(V_{ref}^{(t)} - V_{osi} \right)$$
 (5)

となる。

したがって、電荷保存則より、

$$Q_1 + Q_2 = Q_1' + Q_2' \tag{6}$$

が成り立つから.

$$V_{ref}^{(t)} = V_{ref} \tag{7}$$

となり、オフセットをキャンセルした正信性店所 低圧 V_{rof} が得られる。

同様に逆相積分器にかいても、キャパシタ14 及び15に蓄積される電荷を、オフセットサンプ リモード時それぞれ Q_1 及び Q_2 、積分モード時それぞれ Q_1' 及び Q_2' と表わせば、次式が成り立つ。

$$Q_1 = C \left(-V_{os2} \right) \tag{8}$$

$$Q_2 = C (-V_{os2})$$
 (9)

の基準電圧回路の一構成例を示す図である。

《理人 (7783) 弁理士 池 田 遼 保



(9)



